

دانشگاه شهید بهشتی  
دانشکده مهندسی برق و کامپیوتر  
زمستان ۱۴۰۰  
احمد محمودی لازناوه



...

# معماری کامپیوتر

۱۴۰۰-۱۱-۳۳

## جلسه‌ی هفتم




## فهرست مطالب

- مژوی بر جلسه‌ی پیش
- انصراف متقابل
- سایر پردازندگان




دانشکده  
سینمایی

## 1. Register addressing




## 2. Base (displacement) addressing





## 3. Immediate addressing






## 4. PC-relative addressing



## 5. Pseudo-direct addressing





# سُبک‌های آدرس دهنده (PC relative)



دانشگاه  
بهشتی

# سبک‌های آدرس دهنده (شبه مستقیم)



دانشگاه  
پژوهشی

## پردازش موازی و همگاهسازی


- در بارهی مزایای پردازش موازی، سخن‌های فروانی گفته شد، در این بخش به یکی از چالش‌های فراروی اجرای موازی فرآیندها فواهیم پرداخت.

- دو فرآیند را تصور کنید که بخشی از فضای حافظه را به صورت مشترک مورد استفاده قرار می‌دهند.  
P1 – می‌نویسد، P2 می‌خواند.

P1 و P2 باید هماهنگ باشند، در غیر این صورت رقابت داده پیش خواهد آمد.

- پاسخ به ترتیب دسترسی دو فرآیند به حافظه وابسته است.

نه تنها در سیتم‌های چند پردازنده‌ای، بلکه در یک سیتم تک پردازنده‌ای بـ مـقـبـلـتـ multitasking نـیـزـ اـمـکـانـ رـقـبـتـ رـاـهـ وـجـودـ دـارـدـ.



دانشگاه  
سینمایی  
بهرامی

## پردازش مولازی و همگاهسازی (ارامه...)

- سازوکارهای همگاهسازی، معمولاً در لایه‌ی روابط اینترنتی پذیرد.
- اما این روابط به پشتیبانی دستورات سفت‌افزاری وابسته هستند.
  - یکی از دستوراتی که برای همگاهسازی استفاده می‌شوند، نوشتن و خواندن تمزیه‌نایپذیر است.
  - تمزیه‌نایپذیری، بدین معناست که بین این دو کار، عملیات دیگری نمی‌تواند انجام شود.
  - این دو، یک دستور انگاشته می‌شوند.
- بدون پشتیبانی سفت‌افزاری، هزینه‌ی همگاهسازی بسیار بالا خواهد بود و با تعداد پردازندگان نیز افزایش خواهد یافت.
- چندین دستوراتی برای برنامه‌نویسان سیستم در نظر گرفته شده است.



دانشکده  
سیستمی

## پردازش مولازی و همگاهسازی (لدامه...)


- یکی از این دستورات جایجایی تجزیه‌ناپذیر است.

### Atomic Swap/exchange

- با جایجایی تجزیه‌ناپذیر، محتوای ثبات و یک خانه‌ی حافظه به صورت تجزیه‌ناپذیر جایجای فواهد شد.
- با استفاده از چندین دستوری می‌توان lock را به گونه‌ای طراحی نمود که در صورت ۰ بودن به معنای آزاد بودن قفل و در غیر این صورت به معنای در دسترس نبودن آن است.

### mutual exclusion (Mutex)


انحصار متقابل: الگوریتمی است که در برنامه‌نویسی همروند برای جلوگیری از اخلال در استفاده از منابع مشترک.



دانشگاه  
سینمایی  
بهشتی

## پردازش مولازی و همگاهسازی (ارامه...)

- یک فرآیند، با استفاده از جابه‌جایی تجزیه‌ناپذیر اقدام به تغییر قفل می‌کند. در صورتی که پیش از این، فرآیند دیگری قفل را در اختیار گرفته باشد، مقدار ۰ و گرنه مقدار ۱ را برمی‌گرداند.
- در صورت (ها) بودن قفل، آن را مقداردهی کرده و مقدار ۰ را باز می‌گرداند.
- بدین‌ترتیب دو فرآیند، به طور همزمان نمی‌توانند قفل را در اختیار بگیرند.
- نکته‌ای که به همگاهسازی کمک می‌کند، تجزیه‌ناپذیری دستور است.



دانشکده  
سیستمی  
بنیادی

## چالش‌های دستورات تجزیه‌ناپذیر

- اجرای چندین دستوری، مستلزم خواندن، برسی مقدار و در صورت نیاز نوشتن در خانهٔ حافظه طی انجام یک دستور بی‌وقفه است.
- به جای این کار، می‌توان از دو دستور متوالی بهره‌گیری کرد، به گونه‌ای دو دستور بر روی هم تجزیه‌ناپذیر باشند.


|| rt, offset(rs)

load link

sc rt, offset(rs)

store conditional

در صورتی که خانهٔ rt نوخط || خوانده شده‌است، تغییر نلند اجرای SC موقتی است اینها شده‌اند؛ خانهٔ rt حافظه را با مقدار rt مقدار فعلی ترین و در پیان مزبور مقدار 1 را حرار می‌دهد  
در صورت ثابت، مقدار 0 در rt حرار خواهد گرفت.





دانشکده  
سینماسینما

## جایگایی تجزیه‌ناپذیر

```
try: add $t0, $zero, $s4 ; copy exchange value
    li $t1, 0($s1)      ; load linked
    sc $t0, 0($s1)      ; store conditional
    beq $t0, $zero, try ; branch store fails
    add $s4, $zero, $t1 ; put load value in
$S4
```

- از این دو دستور، برای پیاده‌سازی تجزیه‌ناپذیر دستورات زیر می‌توان بهره چسبت:
  - مقایسه و جایگایی
  - واکشی و افزایش





Pseudoinstruction	Usage
Move	move regd,regs
Load address	la regd,address
Load immediate	li regd,anyimm
Absolute value	abs regd,regs
Negate	neg regd,regs
Multiply (into register)	mul regd,reg1,reg2
Divide (into register)	div regd,reg1,reg2
Remainder	rem regd,reg1,reg2
Set greater than	sgt regd,reg1,reg2
Set less or equal	sle regd,reg1,reg2
Set greater or equal	sge regd,reg1,reg2
Rotate left	rol regd,reg1,reg2
Rotate right	ror regd,reg1,reg2
NOT	not reg
Load doubleword	ld regd,address
Store doubleword	sd regd,address
Branch less than	blt reg1,reg2,L
Branch greater than	bgt reg1,reg2,L
Branch less or equal	ble reg1,reg2,L
Branch greater or equal	bge reg1,reg2,L

} Copy



} Arithmetic

} Shift  
Logic

} Memory access






} Control transfer

# تربیت یک برنامه







# بینهسازی کامپایلر

Compiled with gcc for Pentium 4 under Linux




# نقش زبان برنامه‌نویسی در کارایی



دانشکده  
سینمایی

# MIPS ساختار پردازنده‌های



مجموعه دستورات

ARM و x86



# ARM Partnership Model

## ATAP Partners



# ARM Powered Products

THE ARCHITECTURE FOR THE DIGITAL WORLD




شال سپاهی  
بجهشی

- پردازنده‌های ARM دو مدل دستور دارند:
  - مجموعه دستورات سی و دو بیتی (thumb)
  - مجموعه دستورات شانزده بیتی (thumb)
- برخی هسته‌های ARM توانایی اجرای سفت‌افزاری Java byte code را دارند.

Jazelle DBX (Direct Bytecode eXecution)

- پردازنده‌های ARM هفت اسلوب کاری دارند.



# شیوه های ARM

User	FIQ	IRQ	SVC	Undef	Abort
r0					
r1					
r2	User mode r0-r7, r15, and cpsr				
r3					
r4					
r5					
r6					
r7					
r8	r8				
r9		r9			
r10		r10			
r11		r11			
r12		r12			
r13 (sp)	r13 (sp)	r13 (sp)	r13 (sp)	r13 (sp)	r13 (sp)
r14 (lr)	r14 (lr)	r14 (lr)	r14 (lr)	r14 (lr)	r14 (lr)
r15 (pc)					
cpsr					
	spsr	spsr	spsr	spsr	spsr


امروز system. از شیوه هایی که بر اتفاقه می شوند.



# شباختهای ARM و MIPS

- ARM متدائل‌ترین پردازنده برای سیستم‌های درون‌کار می‌باشد.


	ARM	MIPS
Date announced	1985	1985
Instruction size	32 bits	32 bits
Address space	32-bit flat	32-bit flat
Data alignment	Aligned	Aligned
Data addressing modes	9	3
Registers	$15 \times 32\text{-bit}$	$31 \times 32\text{-bit}$
Input/output	Memory mapped	Memory mapped



دانشگاه  
بوشهری


## مقایسه و پرشن شرطی در ARM

- در ARM از پرچم‌های وضعیت برای دستورات پرشن استفاده می‌شود:
  - Negative, zero, carry, overflow
    - این پرچم‌ها در ثبات PSW ذخیره می‌شوند.
    - بعد از دستورات ریاضی و منطقی، مقدار پرچم‌ها می‌تواند تغییر کند.
  - دستورات مقایسه، بدون نگهداری نتیجه مقدار پرچم‌ها را تغییر می‌دهند.



## مقایسه و پرش شرطی در ARM (اردامه...)

- تمامی دستورات در ARM قابلیت اجرای مشروط را دارند. چهار بیت پردازش دستور شرط را معین می‌کند.
- بدین ترتیب برای شرطی که (وی یک دستور اعمال می‌شود، نیازی به دستورات شرطی نیست).
- بسته به شرط دستور به گونه‌ای خاص و یا به صورت `nop` اجر می‌شود.




دانشکده  
سینماسناریو  
بهشتی

# قالب دستورها

	31 28 27	20 19	16 15	12 11	4 3	0
Register-register	ARM Opx <sup>4</sup>	Op <sup>8</sup>	Rs1 <sup>4</sup>	Rd <sup>4</sup>	Opx <sup>8</sup>	Rs2 <sup>4</sup>
MIPS	31 26 25	21 20	16 15	11 10	6 5	0
	Op <sup>6</sup>	Rs1 <sup>5</sup>	Rs2 <sup>5</sup>	Rd <sup>5</sup>	Const <sup>5</sup>	Opx <sup>6</sup>
Data transfer	31 28 27	20 19	16 15	12 11	0	0
ARM MIPS	Opx <sup>4</sup>	Op <sup>8</sup>	Rs1 <sup>4</sup>	Rd <sup>4</sup>	Const <sup>12</sup>	
	31 26 25	21 20	16 15	0	0	0
	Op <sup>6</sup>	Rs1 <sup>5</sup>	Rd <sup>5</sup>	Const <sup>16</sup>		
Branch	31 28 27 24 23				0	0
ARM MIPS	Opx <sup>4</sup>	Op <sup>4</sup>	Const <sup>24</sup>			
	31 26 25 21 20	16 15	0	0	0	0
	Op <sup>6</sup>	Rs1 <sup>5</sup>	Opx <sup>5</sup> /Rs2 <sup>5</sup>	Const <sup>16</sup>		
Jump/Call	31 28 27 24 23				0	0
ARM MIPS	Opx <sup>4</sup>	Op <sup>4</sup>	Const <sup>24</sup>			
	31 26 25				0	0
	Op <sup>6</sup>	Const <sup>26</sup>				

■ Opcode □ Register □ Constant



دانشگاه  
سینٹی

- دارای دستوری است که می‌تواند گروهی از ثبات‌ها را ذخیره کند.

همچنین، محتوی ثبات دوچ در دستورهای حسابی و منطقی قابلیت شیفت دادن را دارد.

Name	Definition	ARM v.4	MIPS
Load immediate	$Rd = Imm$	mov	addi, \$0,
Not	$Rd = \sim(Rs1)$	mvn	nor, \$0,
Move	$Rd = Rs1$	mov	or, \$0,
Rotate right	$Rd = Rs\ i \gg\ i$ $Rd_{0\dots i-1} = Rs_{31-i\dots 31}$	ror	
And not	$Rd = Rs1 \& \sim(Rs2)$	bic	
Reverse subtract	$Rd = Rs2 - Rs1$	rsb, rsc	
Support for multiword integer add	CarryOut, $Rd = Rd + Rs1 + OldCarryOut$	adcs	—
Support for multiword integer sub	CarryOut, $Rd = Rd - Rs1 + OldCarryOut$	sbc	—



دانشکده  
سینماسازی  
بهشتی

# مقایسه مودهای آدرس دهنده

<b>Addressing mode</b>	<b>ARM v.4</b>	<b>MIPS</b>
Register operand	X	X
Immediate operand	X	X
Register + offset (displacement or based)	X	X
Register + register (indexed)	X	—
Register + scaled register (scaled)	X	—
Register + offset and update register	X	—
Register + register and update register	X	—
Autoincrement, autodecrement	X	—
PC-relative data	X	—




دانشکده  
سینماسازی

# X86 - مجموعه دستورات خانواده‌ی

## • (وند تکامل با حفظ سازگاری

۸ بیتی	۱۹۷۴	8080 –
۱۶ بیتی	۱۹۷۸	8086 –
کمک پردازندگی ممیز شناور	۱۹۸۰	8087 –
MMU آدرس ۳۲ بیتی همراه با	۱۹۸۲	80286 –
۳۲ بیتی، اضافه شدن مودهای آدرس دهن جدید	۱۹۸۵	80386 –
دارای خط لوله، حافظه‌ی زهان	۱۹۸۹	i486 –
superscaler	۱۹۹۳	Pentium –
(ریزمعماری جدید	۱۹۹۵	Pentium Pro –
	۱۹۹۹	Pentium III –
	۲۰۰۱	Pentium 4 –




دانشکده  
سینماسنی

Technical elegance ≠ market success

# x86-شیوه های خانواده

Name	Use
EAX	GPR 0
ECX	GPR 1
EDX	GPR 2
EBX	GPR 3
ESP	GPR 4
EBP	GPR 5
ESI	GPR 6
EDI	GPR 7
CS	Code segment pointer
SS	Stack segment pointer (top of stack)
DS	Data segment pointer 0
ES	Data segment pointer 1
FS	Data segment pointer 2
GS	Data segment pointer 3
EIP	Instruction pointer (PC)
EFLAGS	Condition codes




دانشکده  
سینماسازی

# حالات‌های آدرس‌دهی حافظه:

- Address in register
- Address =  $R_{base} + \text{displacement}$
- Address =  $R_{base} + 2^{\text{scale}} \times R_{index}$  (scale = 0, 1, 2, or 3)
- Address =  $R_{base} + 2^{\text{scale}} \times R_{index} + \text{displacement}$

Mode	Description	Register restrictions	MIPS equivalent
Register indirect	Address is in a register.	Not ESP or EBP	<code>lw \$s0,0(\$s1)</code>
Based mode with 8- or 32-bit displacement	Address is contents of base register plus displacement.	Not ESP	<code>lw \$s0,100(\$s1) # &lt;= 16-bit # displacement</code>
Base plus scaled index	The address is $\text{Base} + (2^{\text{Scale}} \times \text{Index})$ where Scale has the value 0, 1, 2, or 3.	Base: any GPR Index: not ESP	<code>mul \$t0,\$s2,4 add \$t0,\$t0,\$s1 lw \$s0,0(\$t0)</code>
Base plus scaled index with 8- or 32-bit displacement	The address is $\text{Base} + (2^{\text{Scale}} \times \text{Index}) + \text{displacement}$ where Scale has the value 0, 1, 2, or 3.	Base: any GPR Index: not ESP	<code>mul \$t0,\$s2,4 add \$t0,\$t0,\$s1 lw \$s0,100(\$t0) # &gt;= 16-bit # displacement</code>



دانشکده  
سینماسازی  
بهشتی


# x86 نمونه‌ای از دستورات

Instruction	Function
je name	if equal(condition code) { EIP=name } ; EIP-128 <= name < EIP+128
jmp name	EIP=name
call name	SP=SP-4; M[SP]=EIP+5; EIP=name ;
movw EBX,[EDI+45]	EBX=M[EDI+45]
push ESI	SP=SP-4; M[SP]=ESI
pop EDI	EDI=M[SP]; SP=SP+4
add EAX,#6765	EAX= EAX+6765
test EDX,#42	Set condition code (flags) with EDX and 42
movsl	M[EDI]=M[ESI] ; EDI=EDI+4; ESI=ESI+4



# نمایی از دستورات x86 (ادامه ...)

Instruction	Meaning
<b>Control</b>	<b>Conditional and unconditional branches</b>
jnz, jz	Jump if condition to EIP + 8-bit offset; JNE (for JNZ), JE (for JZ) are alternative names
jmp	Unconditional jump—8-bit or 16-bit offset
call	Subroutine call—16-bit offset; return address pushed onto stack
ret	Pops return address from stack and jumps to it
loop	Loop branch—decrement ECX; jump to EIP + 8-bit displacement if ECX ≠ 0
<b>Data transfer</b>	<b>Move data between registers or between register and memory</b>
move	Move between two registers or between register and memory
push, pop	Push source operand on stack; pop operand from stack top to a register
les	Load ES and one of the GPRs from memory
<b>Arithmetic, logical</b>	<b>Arithmetic and logical operations using the data registers and memory</b>
add, sub	Add source to destination; subtract source from destination; register-memory format
cmp	Compare source and destination; register-memory format
shl, shr, rcr	Shift left; shift logical right; rotate right with carry condition code as fill
cbw	Convert byte in eight rightmost bits of EAX to 16-bit word in right of EAX
test	Logical AND of source and destination sets condition codes
inc, dec	Increment destination, decrement destination
or, xor	Logical OR; exclusive OR; register-memory format
<b>String</b>	<b>Move between string operands; length given by a repeat prefix</b>
movs	Copies from string source to destination by incrementing ESI and EDI; may be repeated
lod\$	Loads a byte, word, or doubleword of a string into the EAX register



دانشکده  
سینمایی


# قالب دستورها

- طول دستورها متغیر است.
- ساخت افزار دستورات را به دستورهای ساده‌تری (ریز دستور) ترجمه می‌کند.

a. JE EIP + displacement




b. CALL



c. MOV EBX, [EDI + 45]





d. PUSH ESI



e. ADD EAX, #6765





f. TEST EDX, #42




دانشگاه  
سینمایی

- آیا دستورات پیمایده به معنای کارایی بالاتر است؟
- آیا نوشتن برنامه به زبان اس梅بلی، کارایی را افزایش می‌دهد؟



- نظم مندرج به سادگی بیشتر می‌شود.
- کوچک‌تر یعنی سریع‌تر
- سرعت داده به موارد پر استفاده
- طراحی فوب یعنی مصالحه‌ای فوب



دانشگاہ  
بسیاری