

خط لوله ۱۴

معماری کامپیوتر ...

۱۳۰۱-۱۱-۱۳۰۱

جلسه ی هجدهم



دانشگاه شهید بهشتی
دانشکده ی مهندسی برق و کامپیوتر

بهار ۱۳۹۲


احمد محمودی ازناوه

فهرست مطالب



- واحد کنترل خط لوله

- مخاطرات کنترلی

- وقفه‌ها



داده‌گذر همراه با مدار تشخیص خطا




تراشگاه
تعمیرات
بهشتی

نتیجہی دستور پرش در مرحلہی MEM مشخص می شود.

Time (in clock cycles)

CC 1 CC 2 CC 3 CC 4 CC 5 CC 6 CC 7 CC 8 CC 9




تراشکا
بهشتو

مفادرات كنترلى (ادامه...)

- ايجاد تعلىق، موجب كندى مى شود.
- يك راه حل، اين است كه فرض كنيم هيچ پرشى انجام نمى شود.
- در صورت تحقق، اجراى دستورات واكشى شده، ملغى مى گردد.
- براى اين كار سيگنالهاى كنترلى **غيرفعال** مى شوند.
- دستورات العملها از ثبات خط لوله پاى مى شوند.

flush



مفاهرات كنترلی (ادامه...)

- راه دیگر، کوتاه کردن مسیر انجام دستورات عمل‌های پرش شرطیست، (در مرحله‌ی ID) که شامل دو کار است.

Target address adder

– محاسبه‌ی سریع آدرس محل پرش


– محاسبه‌ی سریع شرط

Register comparator



- در صورت انجام چنین کاری می‌باید تغییراتی در مدار تشخیص مخاطره و مدار ایجاد جابجایی وجود آورد.

36:	sub	\$10,	\$4,	\$8
40:	beq	\$1,	\$3,	7
44:	and	\$12,	\$2,	\$5
48:	or	\$13,	\$2,	\$6
52:	add	\$14,	\$4,	\$2
56:	sl t	\$15,	\$6,	\$7
	...			
72:	lw	\$4,	50(\$7)	



مثال



در صورت تحقق شرط





در صورت عدم تحقق شرط (ادامه...)



تراشگاه
سپهر
بهشتی

مخاطره‌ی داده در پرش شرطی

- در صورتی‌که ثبات مقایسه به داده‌ای احتیاج داشته باشد، که هنوز تکمیل نشده، مخاطره‌ی داده رخ می‌دهد.





با پیش‌فرستادن داده قابل حل می‌باشد.



مفاهمی داده در پرش شرطی (ادامه...)



- اگر یکی از ثبات‌های مقایسه در حال بارگذاری از حافظه باشد:



به یک جاب احتیاج خواهیم داشت

مفاهمی داده در پرش شرطی (ادامه...)



- اگر یکی از ثبات‌های مقایسه در حال بارگذاری از حافظه و دقیقاً پیش از دستور پرش باشد:



به روح‌باب احتیاج خواهیم داشت

بهینه‌سازی دستورات انشعاب

- دستورات انشعاب، به شدت در کارایی سیستم مؤثر هستند.
- در اکثر پردازنده‌های امروزی برای افزایش کارایی دستورات «پیش‌واکشی» می‌شود.
- پرش‌های غیرشرطی – باعث کاهش کارایی برنامه می‌شوند.



بهبودسازی دستورات انشعاب (ادامه...)

• پرش‌های شرطی

– برای تشخیص توالی دستوراتی که هنوز نتیجه‌ی شرط مشخص نیست، از «**الگوریتم‌های پیش‌بینی**» استفاده می‌شود.

• **پیش‌بینی نتیجه‌ی شرط به صورت‌های زیر انجام می‌شود:**

– در پرش رو به عقب، فرض بر آن است که شرط برقرار **است**.


– در پرش رو به جلو، فرض بر آنست که شرط برقرار **نیست**.

– دستورات پرشی که در اجرای قبلی، انجام شده‌اند، باز هم اجرا خواهند شد.

• این فرض بر دو فرض قبل غلبه دارد.

• BTB، برای ره‌گیری آخرین نتیجه مورد استفاده قرار می‌گیرد.

```
movl $100, %ecx
loop1:
addl %cx, %eax
decl %ecx
jns loop1
```




- در خطا لوله‌های عمیق‌تر و در سوپراسکالرهای زیان ناشی از پرش قابل تحمل نیست.
- در چنین حالاتی از پیش‌بینی پویا استفاده می‌شود.

Branch prediction buffer




branch history table

- میان‌گیر پیش‌بینی خطا (جدول تارخچه)
- نتیجه‌ی آخرین پرش را ذخیره می‌کند.
- در دفعات بعدی مطابق با حالت پیش عمل خواهد کرد.




کاستی‌های پیش‌بینی‌کننده‌ی یک بیتی

- حلقه‌های تودرتو: دو بار نتیجه‌ی پیش‌بینی اشتباه خواهد بود.





یکی از راه‌های متداول
 اختصای رویت، برای
 نگهداری آخرین وضعیت است





فرجه / دریچه‌ی تأخیر (شکاف تأخیر انشعاب)

راه‌های دیگری نیز برای افزایش کارایی پیشنهاد شده است
یکی از آنها تأخیر پس از پرش شرطی است



داده‌گذر نهایی



تراشگاه
سپهر
بهشتی



استثنائات

درس خواندن
برای کمپیز بعدی


یفتک خوردن!

چک کردن ایمیل

صحبت کردن با تلفن




- **حوادث پیش‌بینی نشده**، می‌تواند روند عادی اجرای برنامه را تخریب دهد.
- در بسیاری از مراجع تمایزی بین **وقفه** و **استثنا** قائل نمی‌شوند، در برخی منابع وقفه را حالت کلی‌تر می‌دانند و استثنا را مربوط به عملکرد نادرست.
- در x86 از واژه‌ی وقفه استفاده شده است.
- در MIPS، از واژه‌ی **استثنا** (برای هر نوع حادثه با **منشأ درونی و بیرونی**) استفاده می‌شود. **وقفه** را شامل حوادث با **منشأ بیرونی** می‌باشند.



نمونه‌ای از استثنائات

نوع حادثه	منشأ	واژه‌ی رایج در MIPS
درخواست و آمد ورودی/فروچی	بیرونی	وقفه
درخواست از سیستم عامل از طرف برنامه‌ی کاربر	درونی	استثنا
رفداد سرریز	درونی	استثنا
استفاده از دستورالعمل نامشخص	درونی	استثنا
فراپی سفت افزار	هر دو	استثنا / وقفه

برخورد با استثنائات، بدون قربانی کردن کارایی
کاری بسیار دشوار است.



استثنائات (ادامه...)

- عدم توجه کافی به استثنائات در هنگام طراحی واحد کنترل می‌تواند موجب افت کارایی سیستم شود.

- در ادامه به طراحی دو نوع استثناء می‌پردازیم:

– دستور ناشناخته


– سرریز

هنگام بروز اشتباه، پردازنده آدرس دستور جاری را در ثبات وقفه ذخیره نموده و کنترل را به بخشی خاص از سیستم عامل

EPC (exception programmer counter)

می‌سپارد

سیستم عامل، در این مواقع واکنشی از پیش تعیین شده انجام خواهد داد. سپس با اجرای برنامه را خاتمه می‌دهد و یا ادامه‌ی برنامه را اجرا می‌کند.




استثنائات (ادامه...)

- سیستم عامل افزون بر دستوری که موجب رخداد **استثنا** شده است، می‌باید دلیل آن را نیز بداند.
- در MIPS از یک ثبات وضعیت (status register) **Cause register** با نام **ثبات سبب (ثبات علل واقعه)** استفاده می‌شود.

0 for undefined opcode, 1 for overflow

• در صورت بروز وقفه، مقدار PC به 8000 00180 تغییر خواهد کرد. در واقع **رویه‌ی رسیدگی‌کننده** به وقفه در آنجا قرار دارد.



• با بررسی ثبات سبب نوع استثنا و در نتیجه واکنش مناسب تشخیص داده می‌شود.




استثنائات (ادامه...)

vectored interrupt

• راه دیگری نیز وجود دارد؛ بردار وقفه (وقفه‌های برداری-وقفه‌های هدف‌گیری شده)

– که برداری از آدرس‌های رویه‌های رسیدگی‌کننده به وقفه (interrupt handler) می‌باشد. در واقع در این شیوه مشخصاً رویه‌ی مورد نظر فراخوانی می‌شود.

Exception type	Exception vector address (in hex)
Undefined instruction	8000 0000 _{hex}
Arithmetic overflow	8000 0180 _{hex}




بروز استثنا در پردازنده‌ی مجهز به خط لوله

- در یک سیستم خط لوله یک استثنا، نوعی مخاطره‌ی کنترلی است.


`add $1, $2, $1`





- اجرای دستورات پیش از دستور `add` می‌باید کامل شود.
- دستور `add` و دستورهای بعدی از خط لوله تخلیه شوند.
- ثبات‌های سبب و `EPC` مقدار دهی شوند.
– کنترل به رسیدگی‌کننده به وقفه سپرده شود.



داده گذر برای رسی دگی به استتنا



بروز استثنای در پردازنده‌ی مجهز به خط لوله (ادامه...)




تراشه‌نگاره
سپهر
بهشتی



Exception on *add*



40 sub	\$11,	\$2,	\$4
44 and	\$12,	\$2,	\$5
48 or	\$13,	\$2,	\$6
4C add	\$1,	\$2,	\$1
50 sl t	\$15,	\$6,	\$7
54 l w	\$16,	50(\$7)	
...			

80000180	SW	\$25,	1000(\$0)
80000184	SW	\$26,	1004(\$0)
...			

Handler







بروز همزمان چندین استثنا

• در خط لوله چند دستورالعمل همزمان اجرا می‌شوند.

– بنابراین امکان بروز چند استثنا به صورت همزمان وجود دارد.

• می‌توان به استثنایی که مربوط به دستورالعمل‌های جلوتر هستند، زودتر رسیدگی نمود.

